互補(bǔ)式金氧半(CMOS)制程是最重要的半導(dǎo)體集成電路技術(shù)，舉凡內(nèi)存及邏輯等多樣化的產(chǎn)品皆以此作為發(fā)展的原動(dòng)力，相關(guān)產(chǎn)業(yè)也因而興盛不已。一個(gè)MOS晶體管組件是以閘極(gate)作為控制電極，即以閘極的電壓訊號(hào)控制晶體管的輸出特性。傳統(tǒng)上，是以含高濃度n

型雜質(zhì)(如磷或砷)的多晶硅(poly-Si)做為此閘極材質(zhì)。進(jìn)入深次微米紀(jì)元后(< 0.35 μm)，相關(guān)的閘極技術(shù)有很大的變革，也面臨許多的挑戰(zhàn)及問(wèn)題待突破與解決，包括材料種類、形成方式、及可靠性等。本文將就此主題做一介紹，內(nèi)容涵蓋組件發(fā)展的趨勢(shì)與考量，材

料的要求與制備，閘極材質(zhì)制程上所面對(duì)的問(wèn)題與觀點(diǎn)，結(jié)構(gòu)的發(fā)展，及未來(lái)可能的走向。

    此種CMOS方式而后成為業(yè)界標(biāo)準(zhǔn)的技術(shù)，不過(guò)到0.35 μm制程以后開(kāi)始遇到瓶頸，主要的問(wèn)題出在p- MOS晶體管的短信道效應(yīng)(short channel effects)，因?yàn)閎uried channel中的載子信道離氧化層接口較遠(yuǎn)，閘極的控制性較差，所以和surface channel組件比起來(lái)

short channel effects要嚴(yán)重許多[2][3]。到0.25 mm的晶體管制作，相關(guān)的效應(yīng)，如Vth下降(roll-off)和源極引發(fā)能障衰退(drain-induced barrier lowering)所導(dǎo)致漏電流增加等現(xiàn)象，均相當(dāng)難以控制，因此必須作結(jié)構(gòu)上的改變以解決此問(wèn)題。

    此外也有人提出金屬閘極方式，也就是回歸MOS晶體管初期的結(jié)構(gòu)，當(dāng)然在制程上會(huì)有許多考量與改變。此種方式在0.18 μm以后的應(yīng)用相當(dāng)有潛力，特別是在高速的邏輯電路。另一個(gè)困擾則在于寄生電阻。由于電阻和傳導(dǎo)線的截面積成反比，因此當(dāng)閘極寬度縮小后

，寄生電阻會(huì)顯著上揚(yáng)（假設(shè)厚度不變），對(duì)于深次微米組件的操作影響很大。一般的對(duì)策是采用多晶硅金屬(polycide)或自我校準(zhǔn)硅金屬化(salicide)方式來(lái)降低寄生電阻，相關(guān)的制程技術(shù)發(fā)展與所面臨的挑戰(zhàn)將在后面文中介紹。  

    MOS晶體管初期的發(fā)展是以金屬（如鋁）做為閘極材質(zhì)，這也是MOS(Metal-Oxide-Semiconductor)名稱的由來(lái)。在離子布植(ion implantation)的自我對(duì)準(zhǔn)(self-aligned)制程發(fā)明后，由于后續(xù)須有高溫的活化退火(annealing)程序，因此改以多晶硅(poly-Si)取代金

屬做為閘極材質(zhì)。poly-Si和氧化層的接口特性良好，且能忍受高溫的制程，這是金屬所無(wú)法達(dá)到的優(yōu)點(diǎn)，因此被廣泛地采用。在一般CMOS的應(yīng)用中，n+ poly-Si同時(shí)作為n-和p-信道(channel) MOS的閘極，稱為單一多晶硅方式(single poly scheme)，主要的優(yōu)點(diǎn)為加工

簡(jiǎn)易，不過(guò)p- MOS的起始電壓(Vth)的絕對(duì)值會(huì)很大(> 1 V)[1]。從CMOS電路設(shè)計(jì)的觀點(diǎn)，若欲達(dá)到高速及低功率耗損的要求，p-和n- MOS的Vth須呈正負(fù)對(duì)稱且不能太大，所以在閘極形成前通常會(huì)在p- MOS組件信道區(qū)施以一p-type元素?fù)诫s(doping)程序（如B布植）以降

低Vth的絕對(duì)值。此種p- MOS結(jié)構(gòu)稱為潛信道(buried channel) MOS，如圖一所示，而n- MOS結(jié)構(gòu)則稱為面信道(surface channel) MOS，主要是反應(yīng)channel相對(duì)oxide/Si接口的位置。相關(guān)文章：Gate Insulator